| Sottosistema EtherCAT per Altera-Intel FPGA |
Configurazione IP Core | - Slave EtherCAT con due porte Ethernet
- CPU IP Core di comunicazione per l'elaborazione del protocollo EtherCAT
- Interfaccia DPRAM per processore applicativo (interno o esterno a FPGA)
|
| Famiglie FPGA supportate | Cyclone III, Cyclone IV, Cyclone V, Cyclone V SoC, Cyclone 10 LP, MAX 10 |
| Funzionalità | - Dispositivo slave EtherCAT conforme al test di conformità ETG V2.5.0.0
- 4 gestori di sincronizzazione
- 3 FMMU
- Macchina a stati EtherCAT supportata
- Clock distribuiti supportati
- Generazione di segnali di uscita sincroni (SYNC0/1)
- Ethernet su EtherCAT (EoE) supportato, utilizzato per dispositivi con stack TCP/IP
- CANopen su EtherCAT (CoE) per comunicazione aciclica
- Accesso file su EtherCAT (FoE) per caricare/scaricare file
- Dizionario con oggetti CoE standard già implementati
- Possibilità di integrazione di oggetti applicativi tramite SDAI
- Servizi di upload/download SDO e servizi informativi SDO supportati
- Supporto per PDO multipli (personalizzabile)
- PDI e watchdog dei dati di processo supportati
- Mappatura PDO editabile e oggetti di assegnazione
- Emergenze EtherCAT, registro errori e cronologia diagnostica
- Alias stazione e selettore ID
- Accelerazione hardware opzionale (DMA)
|
| Durata del ciclo | fino a 50 μs |
| Interfaccia di programmazione dell'applicazione | Interfaccia applicativa per dispositivi semplici (SDAI) |