| Sous-système Modbus TCP/IP pour FPGA Altera-Intel |
Configuration Cœur IP | - Cœur IP de commutateur avec 2 ports externes et 1 ou 2 ports internes
- Cœur IP de l'unité centrale de communication pour le traitement du protocole Modbus TCP/IP
- Interface DPRAM pour le processeur d’applications (interne ou externe d'un FPGA)
|
| Horloge de commutation | 125 MHz |
| Familles FPGA compatibles | Cyclone III, Cyclone IV, Cyclone V, Cyclone V SoC, Cyclone 10 LP, MAX 10 |
| Fonctionnalité | - Serveur Modbus TCP/IP conforme à la spécification Modbus TCP/IP
- Services Modbus pris en charge :
- 0x01 Lecture des bobines
- 0x02 Lecture des entrées discrètes
- 0x03 Lecture des registres de maintien
- 0x04 Lecture des registres d'entrée
- 0x05 Écriture d'une seule bobine
- 0x06 Écriture de registre unique
- 0x0F Écriture de bobines multiples
- 0x10 Écriture de registres multiples
- Objets standards assignables :
- Nom du fournisseur
- Code produit
- Révision majeure mineure
- Nom de produit
- Taille des données E/S jusqu'à 1 024 octets
- Deuxième port de commutation interne en option pour la connexion directe de l'unité centrale d'application
|
| Interface de programmation (API) | Interface d'application d'appareil simple (SDAI) |