| Subsistema EtherCAT para FPGA de Altera-Intel |
Configuración del núcleo IP | - Esclavo EtherCAT con dos puertos Ethernet
- Núcleo IP de CPU de comunicación para procesar el protocolo EtherCAT
- Interfaz DPRAM con el procesador de aplicación (interno o externo de FPGA)
|
| Familias de FPGA compatibles | Cyclone III, Cyclone IV, Cyclone V, Cyclone V SoC, Cyclone 10 LP, MAX 10 |
| Funcionalidad | - Dispositivo esclavo EtherCAT conforme con el test de conformidad ETG V2.5.0.0
- 4 gestores de sincronización
- 3 FMMUs
- Compatible con la máquina de estados de EtherCAT
- Compatible con relojes distribuidos
- Generación de señales de salida síncronas (SYNC0/1)
- Compatible con Ethernet sobre EtherCAT (EoE), utilizado para dispositivos con pila TCP/IP
- CANopen sobre EtherCAT (CoE) para comunicación acíclica
- Acceso a archivos a través de EtherCAT (FoE) para cargar/descargar archivos
- Diccionario de objetos con objetos estándar CoE ya implementados
- Integración de objetos de aplicación posible a través de SDAI
- Compatible con los servicios de carga/descarga e información de SDO
- Soporte para múltiples PDO (personalizable)
- Compatible con PDI y Process Data watchdog
- Objetos de asignación y mapeo de PDO escribibles
- Soporte de emergencias EtherCAT, registro de errores y objeto de historial de diagnóstico
- Alias de estación y selector de ID
- Aceleración por hardware opcional (DMA)
|
| Tiempo de ciclo | hasta 50 μs |
| Interfaz de programación de aplicaciones | Interfaz de aplicación de dispositivo simple (SDAI) |