| Subsistema adaptador EtherNet/IP para FPGA Xilinx-AMD |
Configuración del núcleo IP | - Núcleo IP de conmutación con 2 puertos externos y 1 ó 2 internos
- Núcleo IP de CPU de comunicación para procesar el protocolo EtherNet/IP
- Interfaz DPRAM con el procesador de aplicación (interno o externo de FPGA)
|
| Reloj de conmutación | 125 MHz |
| Familias de FPGA compatibles | Zynq UltraScale+, Zynq-7000, Spartan 7 y otras FPGA de la serie 7 |
| Funcionalidad | - Adaptador EtherNet/IP conforme a la prueba de conformidad ODVA CT-20
- Redundancia de medios (anillo a nivel de dispositivo; basado en anuncios y balizas)
- Protocolo LLDP
- Compatible con calidad de servicio (QoS)
- Compatibilidad con Quick Connect
- Soporte de comunicación para CIP Safety
- 2º puerto de conmutación interno opcional para la conexión directa de la CPU de la aplicación
- Aceleración por hardware opcional (DMA)
|
| Tiempo de ciclo | hasta 100 μs |
| Número de conexiones | - Admite hasta 10 conexiones de E/S simultáneas
- Admite hasta 10 sesiones de encapsulación simultáneas
- Soporte para al menos 2 conexiones de mensajería explícita concurrentes (número mínimo garantizado) para cada sesión de encapsulación.
- Admite hasta 6 conexiones de mensajería explícita adicionales que puede utilizar cualquier cliente.
|
| Interfaz de programación de aplicaciones | Interfaz de aplicación de dispositivo simple (SDAI) |